电路和电子元件的不断改进对于开发具有增强功能和独特特性的新技术至关重要。近年来，大多数电子工程师一直特别关注减小晶体管的尺寸，同时保持低功耗。
北京科技大学的研究人员最近推出了一种基于自偏置二硫化钼晶体管的新型伪CMOS架构。Nature Electronics中概述的这种架构可用于创建高性能逆变器、门电路和其他设备组件。
“开发低功耗高效计算的集成电路(IC)是全球热门话题，也是尖端领域国际竞争的焦点，”该论文的共同作者郑张告诉Tech Xplore。
“二维(2D)材料，如单层二硫化钼(MoS2)，具有稳定的结构，可以突破尺寸缩小的物理极限，优异的场效应特性和对短沟道效应的免疫力，使其成为最重要的材料之一。最有前途的低功耗IC沟道材料。”
尽管具有有利的结构，但与传统硅基电路设计(即 CMOS 和 NMOS)一致的 2D 材料被发现表现出明显的局限性。具体来说，其原子薄结构的有限极性控制对实现其在晶体管设计中的潜力提出了挑战。
张和他的同事着手设计一种替代的伪 CMOS 架构，用于使用 2D 材料进行超低功耗逻辑计算。他们的希望是为未来集成电路的开发开辟新的途径。
“我们的伪 CMOS 逻辑器件是通过串联连接自偏置晶体管 (SBT) 作为负载和 n 型场效应晶体管 (n-FET) 作为驱动器来实现的，”Zhang 解释道。“带有间隙势垒的同质SBT可以在n-FET导通时及时切断器件的电流路径(小于1 pA)，从而实现皮瓦级静态功耗，仅为同类器件的1%和0.3%左右。分别是 CMOS 和 NMOS 逻辑器件。”
通过结合传输晶体管逻辑(PTL)设计，研究人员引入的新架构被发现与传统 IC 架构相比，电路中晶体管的数量减少了 80%。与之前推出的基于 CMOS 和 NMOS 2D 材料的电子产品相比，该团队的架构规避了晶体管的极性控制，从而大大降低了其静态功耗。